RISC | ASAHIネット

RISC（リスク）とは、Reduced Instruction Set Computer（縮小命令セットコンピュータ）の略で、マイクロプロセッサのアーキテクチャすなわち設計手法の一つである。命令の種類を減らし、回路を単純化して演算速度の向上を図ろうとする手法である。

このアーキテクチャの着想は、従来のCPUに備わっていた様々な命令の大部分が、実際のプログラムを書く際にはほとんど使われていないことが見出されたことにある。CISCアーキテクチャでは、複数の処理を一挙にこなす複雑な命令をもち、また、個々の演算命令につき、任意のアドレッシングモードを組み合わせることが可能（直交性がある）で、総数として（演算命令の種類×アドレッシングモード）個の命令が存在する。だが実際に作成されたプログラムを解析すると、使用される命令はそのうちのごくわずかなものに限られることが判り、それに基づいて命令セットを簡単な命令に絞って実装することで全体としての高速化を図るアーキテクチャである。